文|半導體產業縱橫

當晶圓代工還在推進3nm時，2nm已經橫空出世。一個曾經遙遠的目標，隨著摩爾定律的發展正在被臺積電、英特爾、三星等巨頭競相追逐。

從各大巨頭公布的進展來看，2025年將是2nm的決戰之年。

2nm的追逐之戰

在2nm的征戰中，臺積電、英特爾、三星從未缺席。

臺積電一直走在先進制程的前列。根據臺積電2021年的財報顯示，5nm晶圓出貨量占據了總營收的20%，7nm工藝技術占30%，也就是說先進制程芯片代工貢獻了一半營收。

因此，臺積電對于先進制程的重視不言而喻。臺積電官方曾表示，其到2025年預計投入440億美元用于研發，八成費用將用于先進制程。

在先進制程的路線圖中，臺積電第一代3nm（N3）將于今年下半年量產，2nm將于2025年量產。在場地方面，臺積電已經宣布將花費1萬億新臺幣（約2290億元人民幣）在臺中擴大2nm產能布局。目前臺積電的首個2nm（新竹N2廠）正在申請土地使用權，計劃于今年三季度動工。

英特爾同樣進行了巨額的投入，在俄亥俄州宣布要投入200億美元興建晶圓廠，以及在歐洲投入360億美元設廠。

英特爾已承諾到2025年重新獲得芯片制造技術的領先地位。在2021年年中首次披露了其1.8nm技術——它稱之為18A技術。今年，英特爾首席執行官Pat Gelsinger表示，這項技術“比計劃提前了六個月”，并將時間表提前到了2024年底。

面對先進制程的研發，三星在投資方面也毫不手軟，宣布在未來三年內投資創紀錄的2050億美元，以保證在芯片制造領域的領先地位。

三星電子今天宣布，已開始初步生產采用全環柵極 (GAA) 晶體管架構的3nm工藝節點。另外，三星也將2nmGAA工藝的量產時間定在2025年。

但是，良率問題已經成為圍繞三星的陰影。在全球5／7nm工藝的主要客戶中，只有高通、英偉達和IBM表示愿意采用三星電子的先進工藝技術，蘋果、聯發科、AMD、英特爾、博通都與臺積電保持穩定的合作關系。在3nm的研發中，三星也多次因為良率過低推遲宣布正式的大規模生產。

2nm的全球渴望

面對2nm的誘惑，全球各地都在發力。

在美國方面，IBM在5月7日宣布了關于2nm的進展，聲稱其已打造出全球首個2nm芯片制造技術。但是IBM公布的只是實驗性質的預研項目，距離量產還有很遠的距離。

日本則傳出消息，想和美國合作研發2nm工藝制程，計劃最早2025年在日本啟動2nm制程國內制造基地。

歐盟同樣想參與2nm的賽道。去年12月，19個歐盟成員國簽署了一項聯合聲明，以“加強歐洲開發下一代處理器和半導體的能力”進行合作。其中包括為各行各業的特定應用提供最佳性能的芯片和嵌入式系統，以及向處理器技術的2nm節點發展的領先制造技術。

歐盟希望在2030年，歐洲先進和可持續半導體的生產總值至少占全球生產總值的20%，較2020年提升一倍，制程瞄準2nm，能效達到今天的10倍。

GAA是2nm的最終選擇？

關于2nm的結構選擇一直是業內爭議，每家公司都有不同的理念。GAA、Nanosheet和VTFET、CFET、2DTMD和CNT等新結構都曾出現在各大巨頭的演講稿中。

但面對2nm制程，臺積電、三星、英特爾都不約而同的選擇了GAA晶體管——納米片FET（英特爾稱其為RibbonFET）。

三星是全球第一家使用GAA技術的公司，從5nm節點的finFET遷移到3nm節點的GAA。三星希望在GAA時代的競爭中獲得一席之地。該公司宣布將在2022年推出3nmGAA的早期版本，而其“性能版本”將在2023年出貨。

相比之下，英特爾和臺積電計劃在3nm擴展finFET，然后在2nm轉移到GAA。臺積電在3nm時保留了FinFET結構，從而降低風險。臺積電的3nm是其5nm平臺的全尺寸版本，但復雜度更高。

臺積電的全環繞柵極式納米片電晶體管（GAA nanosheet transistors），晶體管的通道在所有四個側面都被柵極包圍，從而減少了電能泄漏。這在當下晶體管體積越發接近原子體積時，將會越來越突出。

采用GAA架構，可以解決FinFET因制程微縮產生電流控制漏電的物理極限問題。與FinFET晶體管（下圖紅線）相比，Nanosheet（下圖藍線）能夠實現更嚴格的閾值電壓（Vt）控制。

去年宣布研制出2nm芯片的IBM同樣選擇了納米片工藝，在IBM的研究中納米片也表現出更優秀的特性。

更高的計算性能和更低的功耗：由于GAA中更好的靜電控制和更高的封裝密度，納米片提供了更好的功率性能設計點。與代工廠現有的最新最好的7nm FinFET技術相比，納米片技術在相同功率下提供超過25%的性能提升，或在相同性能下節省超過50%的功率。

更流線型設計的可變片寬：值得注意的是，納米片技術是人工智能和5G時代計算機產品更好的架構材料，因為它通過極紫外光刻(EUV)實現了可變片寬。這使得器件設計更加通用，因為具有不同通道寬度的納米片器件可以共同集成在同一芯片中，以進一步優化功率性能。

通道厚度控制：增加納米片堆棧的通道層可以創建用于通道形成的原子級控制。FinFET不可能實現如此精確的溝道厚度控制，因為它是由光刻技術和RIE定義的，其中局部和全局工藝變化遠高于外延厚度變化。

也正因如此，Nanosheet GAA或許會成為2nm的未來選擇。

EUV光刻機的激烈競爭

工欲善其事，必先利其器。

在2nm的研發中，高NA的EUV光刻機是制造的關鍵設備。使用13.5nm波長EUV已被用于在7nm和5nm處對微小特征進行圖案化。下一代版本High-NA EUV正在研發中，需要對3nm以上的更精細特征進行圖案化。因此，下一代光刻機花落誰家也成為是否能量產2nm工藝的關鍵。

而按照ASML的數據，2021年一共出貨48臺EUV光刻機，其中，三星購得15臺，臺積電為20臺，另外的13臺則被英特爾、美光、SK海力士等廠商分走了。

而2022年，預計可以交付51臺EUV光刻機，這51臺就是三星、臺積電、英特爾們爭搶的重點。

英特爾早已搶下ASML下一代芯片制造系統TwinscanEXE：5200，其吞吐量超每小時220片晶圓（wph），預計將在2024年交付并投入使用。TwinscanEXE：5200相較于其他光刻機無論是生產能力（每小時生產超過200片晶圓）還是精度（0．55數值孔徑）都有較大提高，這意味著誰擁有了便擁有了3nm，甚至是2nm時代的芯片霸權。

臺積電研發高級副總裁米玉杰在上述研討會上表示：“臺積電將在2024年引入Hign-NA EUV光刻機，以開發客戶所需的相關基礎設施和圖案化解決方案，并推動創新。”盡管之后其表示，臺積電不會在2024年準備使用新的High-NA EUV工具進行生產，將主要用于與合作伙伴進行研究。

但Tech Insights芯片經濟學家Dan Hutcheson說："臺積電在2024年擁有它，意味著他們可以更快地獲得最先進的技術。”

三星方面，三星集團副會長、三星集團實際控制人李在镕最近訪問歐洲，拜訪ASML。外界認為，李在镕此舉最重要的目標是，向ASML買到自己需要的EUV光刻機，以保證晶圓代工業務的順利進行。

3nm仍將是主流

在摩爾定律的繼續推動下，工藝制程或許還會縮小。從IMEC展示的最新路線圖中，最遠能夠看到2036年的0.2nm工藝。

實際上，從目前臺積電公布的性能提升來看，2nm之于3nm的提升，似乎不如3nm之于5nm。在同等能耗和復雜度下，N2的性能比N3高10%-15%。在相同速度和單位面積晶體管平均數目下，N2的能耗比N3低25%-30%，遠遠達不到摩爾定律密度翻倍的要求。?

如果按照摩爾定律2年升級一代的水平發展的，未來芯片工藝還可以迭代下去。但就目前來說，3nm仍然將是長期的主流。

在2020年的ISSCC上，IMEC的Nadine Collaert女士提到，在3nm以下，很難再使得單個晶體管的性能再有提升，能做的只是提高集成度，降低功耗。所以從3到2，優化的程度可能并沒有那么明顯。

臺積電也表示與N7和N5節點一樣，N3將成為臺積電另一個持久節點系列。尤其臺積電2nm節點轉向納米片GAAFET技術，3nm節點系列將成為經典先進FinFET技術最后一個系列，許多客戶預定還會采用幾年或更久。臺積電業務發展副總裁 Kevin Zhang表示：“我們確實相信3nm將是一個長節點。我們將繼續看到該節點的大量需求。”

這也是為何臺積電推出N3制程系列及FinFlex技術的原因。

實際上，我們沒有必要過于神化先進工藝帶來的變化，摩爾定律總有一天發展到盡頭，但正如得胡正明先生說：“只要做出更加智慧的器件，半導體產業就會繼續發展向前。”